首页> 外文OA文献 >Robust VLSI Architecture for System-On-Chip Design and its implementation in Viterbi Decoder

【2h】

Robust VLSI Architecture for System-On-Chip Design and its implementation in Viterbi Decoder

机译：片上系统的稳健VLSI架构及其在Viterbi解码器中的实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yasuyuki Hatakawa; Shingo Yoshizawa; Yoshikazu Miyanaga;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and FPGA Implementation of Bit Level Pipelined Digit Serial VLSI Architecture for a Viterbi Decoder [J] . T. Kalavathidevi, P. Sakthivel Asian Journal of Information Technology . 2016,第7期

机译：维特比解码器的位级流水线数字串行VLSI架构的设计和FPGA实现
2. An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates [J] . T. KalavathiDevi, SakthivelPalaniappan ScientificWorldJournal . 2015,第3期

机译：使用准延迟不敏感模板实现的维特比解码器的异步低功耗和高性能VLSI架构
3. VLSI Architecture for Configurable and Low-Complexity Design of Hard-Decision Viterbi Decoding Algorithm [J] . Rachmad Vidya Wicaksana Putra, Trio Adiono Journal of ICT Research and Applications . 2016,第1期

机译：硬决策维特比解码算法的可配置和低复杂度设计的VLSI架构
4. Robust VLSI architecture for system-on-chip design and its implementation in Viterbi decoder [C] . Hatakawa, Y., Yoshizawa, . 2005

机译：用于片上系统设计的稳健VLSI架构及其在Viterbi解码器中的实现
5. VLSI implementation of a 2/3 Viterbi decoder and noise effects in digital ICs. [D] . Zhao, Youxiong. 2002

机译：2/3维特比解码器的VLSI实现和数字IC中的噪声影响。
6. On VLSI Design of Rank-Order Filtering using DCRAM Architecture [O] . Meng-Chun Lin, Lan-Rong Dung -1

机译：DCRAM架构的排序过滤的VLSI设计研究
7. VLSI Architecture for Configurable and Low-Complexity Design of Hard-Decision Viterbi Decoding Algorithm [O] . Rachmad Vidya Wicaksana Putra, Trio Adiono 2016

机译：用于硬判决维特比译码算法的可配置低复杂度设计的VLsI结构
8. High-Speed VLSI Architectures for Huffman and Viterbi Decoder. (Reannouncementwith New Availability Information) [R] . Parhi, K. K. 1992

机译：用于霍夫曼和维特比解码器的高速VLsI架构。（重新公布新的可用性信息）

Robust VLSI Architecture for System-On-Chip Design and its implementation in Viterbi Decoder

著录项

引文网络

相似文献

相关主题

期刊订阅